1. Độ chính xác về kích thước
Độ phẳng: độ phẳng của bề mặt đế phải đạt tiêu chuẩn rất cao, và sai số độ phẳng không được vượt quá ±0,5μm trong bất kỳ diện tích 100mm×100mm nào; Đối với toàn bộ mặt phẳng đế, sai số độ phẳng được kiểm soát trong phạm vi ±1μm. Điều này đảm bảo rằng các thành phần chính của thiết bị bán dẫn, chẳng hạn như đầu phơi sáng của thiết bị quang khắc và bàn dò của thiết bị phát hiện chip, có thể được lắp đặt và vận hành ổn định trên mặt phẳng có độ chính xác cao, đảm bảo độ chính xác của đường dẫn quang và kết nối mạch của thiết bị, và tránh độ lệch dịch chuyển của các thành phần do mặt phẳng không bằng phẳng của đế gây ra, ảnh hưởng đến độ chính xác của sản xuất chip bán dẫn và phát hiện chip.
Độ thẳng: Độ thẳng của mỗi cạnh của đế là rất quan trọng. Theo hướng chiều dài, sai số độ thẳng không được vượt quá ±1μm trên 1m; Sai số độ thẳng đường chéo được kiểm soát trong phạm vi ±1,5μm. Lấy máy in thạch bản có độ chính xác cao làm ví dụ, khi bàn di chuyển dọc theo thanh dẫn hướng của đế, độ thẳng của cạnh đế ảnh hưởng trực tiếp đến độ chính xác quỹ đạo của bàn. Nếu độ thẳng không đạt tiêu chuẩn, hoa văn in thạch bản sẽ bị méo mó và biến dạng, dẫn đến giảm năng suất sản xuất chip.
Độ song song: Sai số độ song song của bề mặt trên và dưới của đế phải được kiểm soát trong phạm vi ±1μm. Độ song song tốt có thể đảm bảo tính ổn định của trọng tâm tổng thể sau khi lắp đặt thiết bị và lực của từng thành phần là đồng đều. Trong thiết bị sản xuất wafer bán dẫn, nếu bề mặt trên và dưới của đế không song song, wafer sẽ nghiêng trong quá trình gia công, ảnh hưởng đến tính đồng nhất của quy trình như khắc và phủ, do đó ảnh hưởng đến tính nhất quán của hiệu suất chip.
Thứ hai, đặc điểm vật liệu
Độ cứng: Độ cứng của vật liệu đế đá granit phải đạt độ cứng Shore HS70 trở lên. Độ cứng cao có thể chống lại hiệu quả sự mài mòn do các thành phần di chuyển và ma sát thường xuyên trong quá trình vận hành thiết bị, đảm bảo đế có thể duy trì kích thước chính xác cao sau thời gian dài sử dụng. Trong thiết bị đóng gói chip, cánh tay robot thường xuyên kẹp và đặt chip vào đế, độ cứng cao của đế có thể đảm bảo bề mặt không dễ bị trầy xước và duy trì độ chính xác của chuyển động cánh tay robot.
Mật độ: Mật độ vật liệu phải nằm trong khoảng 2,6-3,1 g/cm³. Mật độ thích hợp làm cho đế có độ ổn định chất lượng tốt, có thể đảm bảo đủ độ cứng để hỗ trợ thiết bị và sẽ không gây khó khăn cho việc lắp đặt và vận chuyển thiết bị do trọng lượng quá lớn. Trong thiết bị kiểm tra chất bán dẫn lớn, mật độ đế ổn định giúp giảm truyền rung trong quá trình vận hành thiết bị và cải thiện độ chính xác phát hiện.
Độ ổn định nhiệt: hệ số giãn nở tuyến tính nhỏ hơn 5×10⁻⁶/℃. Thiết bị bán dẫn rất nhạy cảm với sự thay đổi nhiệt độ và độ ổn định nhiệt của đế liên quan trực tiếp đến độ chính xác của thiết bị. Trong quá trình quang khắc, nhiệt độ dao động có thể khiến đế giãn nở hoặc co lại, dẫn đến độ lệch về kích thước của mẫu tiếp xúc. Đế granit có hệ số giãn nở tuyến tính thấp có thể kiểm soát sự thay đổi kích thước trong phạm vi rất nhỏ khi nhiệt độ hoạt động của thiết bị thay đổi (thường là 20-30 ° C) để đảm bảo độ chính xác của quang khắc.
Thứ ba, chất lượng bề mặt
Độ nhám: Giá trị độ nhám bề mặt Ra trên đế không vượt quá 0,05μm. Bề mặt siêu mịn có thể làm giảm sự hấp phụ của bụi và tạp chất và giảm tác động đến độ sạch của môi trường sản xuất chip bán dẫn. Trong xưởng sản xuất chip không bụi, các hạt nhỏ có thể dẫn đến các khuyết tật như đoản mạch chip và bề mặt nhẵn của đế giúp duy trì môi trường sạch của xưởng và cải thiện năng suất chip.
Khuyết tật vi mô: Bề mặt đế không được phép có bất kỳ vết nứt, lỗ cát, lỗ rỗng và khuyết tật khác có thể nhìn thấy được. Ở cấp độ vi mô, số lượng khuyết tật có đường kính lớn hơn 1μm trên một centimet vuông không được vượt quá 3 bằng kính hiển vi điện tử. Những khuyết tật này sẽ ảnh hưởng đến độ bền kết cấu và độ phẳng bề mặt của đế, sau đó ảnh hưởng đến độ ổn định và độ chính xác của thiết bị.
Thứ tư, độ ổn định và khả năng chống sốc
Độ ổn định động: Trong môi trường rung động mô phỏng do hoạt động của thiết bị bán dẫn tạo ra (dải tần số rung 10-1000Hz, biên độ 0,01-0,1mm), độ dịch chuyển rung của các điểm lắp chính trên đế phải được kiểm soát trong phạm vi ±0,05μm. Lấy thiết bị kiểm tra bán dẫn làm ví dụ, nếu rung động của chính thiết bị và rung động của môi trường xung quanh được truyền đến đế trong quá trình hoạt động, độ chính xác của tín hiệu kiểm tra có thể bị nhiễu. Độ ổn định động tốt có thể đảm bảo kết quả kiểm tra đáng tin cậy.
Khả năng chống động đất: Đế phải có hiệu suất chống động đất tuyệt vời và có thể nhanh chóng làm giảm năng lượng rung khi chịu tác động rung động bên ngoài đột ngột (như rung động mô phỏng sóng địa chấn), đồng thời đảm bảo vị trí tương đối của các thành phần chính của thiết bị thay đổi trong phạm vi ±0,1μm. Trong các nhà máy bán dẫn ở khu vực dễ xảy ra động đất, đế chống động đất có thể bảo vệ hiệu quả các thiết bị bán dẫn đắt tiền, giảm nguy cơ hư hỏng thiết bị và gián đoạn sản xuất do rung động.
5. Độ ổn định hóa học
Chống ăn mòn: Đế đá granit phải chịu được sự ăn mòn của các tác nhân hóa học thông thường trong quá trình sản xuất chất bán dẫn, chẳng hạn như axit hydrofluoric, nước cường toan, v.v. Sau khi ngâm trong dung dịch axit hydrofluoric với phần khối lượng là 40% trong 24 giờ, tỷ lệ mất chất lượng bề mặt không được vượt quá 0,01%; Ngâm trong nước cường toan (tỷ lệ thể tích của axit hydrochloric so với axit nitric là 3: 1) trong 12 giờ và không có dấu hiệu ăn mòn rõ ràng trên bề mặt. Quy trình sản xuất chất bán dẫn bao gồm nhiều quy trình khắc và làm sạch hóa học, và khả năng chống ăn mòn tốt của đế có thể đảm bảo rằng việc sử dụng lâu dài trong môi trường hóa học không bị xói mòn, và độ chính xác và tính toàn vẹn của cấu trúc được duy trì.
Chống ô nhiễm: Vật liệu nền có khả năng hấp thụ cực thấp các chất ô nhiễm phổ biến trong môi trường sản xuất chất bán dẫn, chẳng hạn như khí hữu cơ, ion kim loại, v.v. Khi được đặt trong môi trường chứa 10 PPM khí hữu cơ (ví dụ: benzen, toluen) và 1ppm ion kim loại (ví dụ: ion đồng, ion sắt) trong 72 giờ, sự thay đổi hiệu suất do hấp phụ các chất ô nhiễm trên bề mặt nền là không đáng kể. Điều này ngăn không cho các chất ô nhiễm di chuyển từ bề mặt nền đến khu vực sản xuất chip và ảnh hưởng đến chất lượng chip.
Thời gian đăng: 28-03-2025